PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-294473

(43)Date of publication of application : 04.11.1998

(51)Int.CI.

H01L 29/861

(21)Application number : 09-100023

(71)Applicant: HITACHI LTD

HITACHI HARAMACHI SEMICONDUCTOR LTD

(22)Date of filing:

17.04.1997

(72)Inventor: MURAKAMI SUSUMU

MATSUZAKI HITOSHI MATSUZAKI MITSUSACHI

TSURUOKA MASAO SUGANO MINORU


(54) SURFACE-MOUNT TYPE SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a surface-mount type semiconductor device which is capable of decreasing leakage current of blocking state applied with high reverse voltage, thus ensuring high withstand voltage.

SOLUTION: The peripheral portion of a lead electrode 22 other than a terminal is shaped to have a small size than a semiconductor pellet 100 so that the potential of the lead electrode 22 does not cause electric field concentration on the surface of the semiconductor. A gap t1 between the lead electrode 22 in the terminal and the semiconductor pellet 100 is made so wide that the threshold voltage of an MIS

(metal.insulator.semiconductor) structure constituted of a resin 40 interposed between the lead electrode 22 and the semiconductor pellet 100, a substrate semiconductor and the lead electrode 22, exceeds a rated withstand voltage.



LEGAL STATUS

[Date of request for examination]

15.12.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Page 2 of 2

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公願番号

特開平10-294473

(43)公開日 平成10年(1998)11月4日

(51)Int.CL^c H 0 1 L 29/861 觀別配母

ΡI

H01L 29/91

D

審査請求 未請求 請求項の数9 OL (全 10 頁)

(21)出顯器号	特職平9-100023	(71) 出願人 000005108
fort during		株式会社日立製作所
(22) 出頭日	平成9年(1997)4月17日	東京都千代田区神田駿河合四丁目6番地
		(71)出額人 000233273
		日立原可電子工業條式会社
		送城県日立市弁天町3丁目10番2号
		(72)発明者 村上 進
		茨城県日立市大みか町七丁目1番1号 株
		式会社日立製作所日立研究所内
		(72)発明者 松崎 均
		炎城県日立市幸町三丁目1番1号 株式会
		社日立製作所日立工場内
		(74)代理人 弁理士 小川 勝男
_		最終頁に続く


(54) 【発明の名称】 両実装型半導体装置及びその製造方法

(57)【要約】

【課題】半田を用いてリード電極を形成する面実装型半 導体装置において、リード電極の電界効果による電界集 中により、耐圧低下、リーク電流の増大が生じる。

【解決手段】リード電極22の電位が半導体表面の電界 集中を起こさないよう、引出部以外のリード電極周辺部 が半導体ペレットより小さくなる形状とし、引出部のリード電極と半導体ペレットの間隔t,としては、その間 に介在する樹脂40と基板半導体およびリード電極で構成されるMIS構造のしきい値電圧が定格耐圧以上となるよう、広くした構造とする。

【効果】阻止状態での電圧 - 電流特性がハードになり、 高耐圧、低リーク電流、かつ高信頼の面実族型半導体装 置が得られる。



(2)

1

【特許韶求の範囲】

【請求項1】一対の主表面を有し、第1導電型の半導体 募板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2半導体領域からなる ρ π 接合が露出するようメサ型に 溝が設けられ、とのメサ部にガラス被膜が形成され、第 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される半導体基体において、第2半導体領域 10 体装置。 の露出面に第1電極が形成され、第3半導体領域の露出 面に第2電極が形成され、第1電極に半田を介して第1 リード電極が接続され、第2電極に半田を介して第2月 ード電極が接続され、一方の主表面から見た第1リード 電極と半導体基体の重なる部分の面積が半導体基体の面 積より小さいことを特徴とする面実装型半導体装置。

【請求項2】一対の主表面を有し、第1導電型の半導体 基板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 20 2半導体領域からなる p n 接合が露出するようメサ型に **海が設けられ、とのメサ部にガラス被膜が形成され、第** 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される半導体基体において、第2半導体領域 の露出面に第1電極が形成され、第3半導体領域の露出 面に第2電極が形成され、第1電極に半田を介して第1 リード電極が接続され、第2電極に半田を介して第2リ ード電極が接続され、一方の主表面から見た第1リード 電極と半導体基体の p n 接合面の重なる部分の面積が半 導体基体のpn接合面の面積より小さいことを特徴とす る面実装型半導体装置。

【請求項3】一対の主義面を有し、第1導電型の半導体 基板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2 半導体領域からなる p n 接合が露出するようメサ型に **済が設けられ、このメサ部にガラス被膜が形成され、第** 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不植物を拡散して第3半導体※40

$$BV < V_{FB} + 2 |\phi_F| + \frac{(4 \epsilon_s qN |\phi_F|)^{1/2}}{C}$$
 ... (1)

【請求項6】一対の主表面を有し、第1導電型の半導体 益板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2 半導体領域からなる p n 接合が露出するようメサ型に 溝が設けられ、このメサ部にガラス被膜が形成され、第 1半導体領域の他方の主表面から第1半導体領域!より

特開平10-294473

* 領域が形成される一方の主表面からみて4角形の形を有 する半導体基体において、第2半導体領域の露出面に第 1 電極が形成され、第3半導体領域の露出面に第2電極 が形成され、第1電極に半田を介して第1リード電極が 接続され、第2電極に半田を介して第2リード電極が接 続され、一方の主表面から見た第1リード電極の引出部 と4角形の形を有する半導体基体の一辺とが重なる部分 以外の3辺において、第1リード電極の外周が半導体基 体の周囲より内部にあることを特徴とする面実装型半導

【請求項4】一対の主表面を有し、第1導電型の半導体 基板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2半導体領域からなるpn接合が露出するようメサ型に **溝が設けられ、このメサ部にガラス被膜が形成され、第** 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される一方の主表面からみて4角形の形を有 する半導体基体において、第2半導体領域の露出面に第 1 電極が形成され、第3半導体領域の露出面に第2電極 が形成され、第1電極に半田を介して第1リード電極が 接続され、第2萬極に半田を介して第2リード電極が接 続され、一方の主表面から見た第1リード電極の引出部 と4角形の形を有する半導体基体の一辺とが重なる部分 以外の3辺において、第1リード電極の外周が少なくと も半導体基体のpn接合終端部より内部にある箇所を有 することを特徴とする面実装型半導体装置。

【請求項5】第1リード電極と半導体基体の周辺部が重 なる部分において、第1リード電極とメサ部の第1半導 体領域との間に、

半導体の誘電率をε、、素電荷を q、第1半導体領域の 不純物濃度をN、第 1 半導体領域のフェルミポテンシャ ルをゆ,、第1リード電極とメサ部の第1半導体領域と の間の単位面積当りの容量をC、フラットパンド電圧を V.Lとすると、定格の耐圧BVが次の式(1)を満たす ことを特徴とする特許請求の範囲第1項~第4項記載の 面美装型半導体装置。

【数1】

領域が形成される半導体基体において、第2半導体領域 の露出面に第1電極が形成され、第3半導体領域の露出 面に第2電極が形成され、第1電極に半田を介して第1 リード電極が接続され、第2電極に半田を介して第2リ 一ド電極が接続され、一方の主表面から見た第1リード 電極が半導体基体を全面覆い、かつ第1リード電極と半 導体基体の周辺部が重なる部分において、第1リード電 高不純物禮度で同導電型の不純物を拡散して第3半導体 50 極とメサ部の第1半導体領域との間に、

(3)

特別平10-294473

半導体の誘電率を ε 、 、 索電荷を q 、 第 1 半導体領域の 不純物濃度を N 、第 1 半導体領域のフェルミボテンシャルを φ 、 第 1 リード電極とメサ部の第 1 半導体領域と の間の単位面積当りの容量を C 、フラットパンド電圧を V_r とすると、定格の耐圧 B V が上記に記載した式

3

(1)を満たすととを特徴とする面実装型半導体装置。 【請求項7】第1電極に半田を介して接続される第1リート電極が、第1電極の中央部近傍で、下に凸の円状または角状の形状を有するととを特徴とする請求項1~6のいずれかに記載の面実装型半導体装置。

【請求項8】第2電極に半田を介して接続される第2リード電極が、第2電極の中央部近傍で、上に凸の円状または角状の形状を有することを特徴とする請求項1~6のいずれかに記載の面実装型半導体装置。

【請求項8】第1電極に半田を介して接続される第1リード電極が、第1電極の中央部近傍で最も低く、半導体基体の外周部に向かい半導体基体との間隔が広くなる傾斜を有することを特徴とする請求項1~6のいずれかに記載の面実装型半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に係 り、特に高耐圧で高信頼を有する面実装型半導体装置に 関する。

[0002]

【従来の技術】メサ型半導体装置(少なくとも1個のpn接合が主表面からエッチングによって海が形成され、 溝の側壁にpn接合が露出する半導体装置)を高耐圧化するために従来から種々の技術が提案されている。

【0003】例えば、メサ型の半導体装置の高耐圧化に 30 関する従来技術として、特開昭60-185071号公報に記載された技術が知られている。この従来技術は、メサ海内 壁をガラスで被覆した半導体装置の製造方法において、メサ海を形成した後に熱処理等により、pn接合部を当初の位置より移動させることにより、高耐圧が得られるとされている。

【0004】さらに、メサ型の半導体装置の高耐圧化に 関する他の従来技術として、特開平7-221049 号公報に 記載された技術が知られている。この従来技術は、一定 の幅内に隣接する2つのメサ溝の中間に凸状の部分を設 け、この凸状の部分が半導体基板の表面よりも低くなる ようにエッチングにより形成することにより、ダイシン グ時にガラス内部にクラックが入らないようにでき、信 類性と高耐圧化が図れるものとされている。

[0005]

【発明が解決しようとする課題】しかしながら、上配従来技術では、ダイオードに逆バイアス電圧が印加される阻止状態において、メサ部分の半導体端面での電界集中による耐圧低下やリーク電流増大に関する問題については考慮されていなかった。

【0006】本発明の目的は、従来の半導体装置の問題点を解決した面実装型半導体装置を提供することにある。

【0007】本発明の目的を具体的に含えば、高い逆方向電圧が印加された阻止状態でのリーク電流が低減でき、高耐圧が可能な面実装半導体装置を提供することにある。

[0008]

【課題を解決するための手段】かかる目的を達成するた めに本発明は、一対の主表面を有し、第1導電型の半導 体基板となる第1半導体領域の一方の主表面から基板と 反対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2半導体領域からなる p n 接合が露出するようメサ型に 滞が設けられ、このメサ部にガラス被膜が形成され、第 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される半導体基体において、第2半導体領域 の露出面に第1電極が形成され、第3半導体領域の露出 20 面に第2電極が形成され、第1電極に半田を介して第1 リード電極が接続され、第2電極に半田を介して第2リ ード電極が接続され、一方の主表面から見た第1リード 電極と半導体基体の重なる部分の面積が半導体基体の面 積より小さくなるようにし、半導体基体端面で第1リー ド電極による電界効果で電界集中を防止するようにした ものである。

【0009】さらに、第1リード電極として、一方の主表面から見た第1リード電極と半導体基体のpn接合面の重なる部分の面積が半導体基体のpn接合面の面積より小さくしたり、一方の主表面から見た第1リード電極の引出部の重なる部分以外の3辺が半導体基体の周囲より内部にあるようにしたり、あるいは一方の主表面から見た第1リード電極の引出部と4角形の形を有する半導体基体の一辺とが重なる部分以外の3辺において、第1リード電極の外周が少なくとも半導体基体のpn接合終端部より内部にある箇所を有するようにしたものである。

【0010】また、第1リード電極と半導体基体の周辺 部が重なる部分において、半導体基体端面で第1リード 電極による電界効果で電界集中が生じるのを一層確実に 防止するように、半導体基体の第1リード電極とメサ部 の第1半導体領域との間の絶縁物中の電圧降下を大きく し、第1リード電極、該絶縁物とメサ部の第1半導体領 域構造でのしきい値電圧が半導体装置の定格耐圧以上と なるようにしたものである。

[0011]

【発明の実施の形態】以下、本発明の実施例を図面を用いて説明する。

50 【0012】 (実施例1) 図1は本発明の面実装型半導

(4)

特開平10-294473

5

体装置の一実施例を示す断面図である。図において、1 はシリコン基板として用いた固方位が(111)、抵抗 率が35~45Q㎝のn型半導体領域であり、一方の主 表面には表面不純物濃度が1×10¹⁹/cm²以上のB (ボロン)を40±5µmの深さにイオン打ち込み法あ るいはボロンナイトライドを拡散源とした熱拡散法によ る高不純物濃度のp+型半導体領域2が形成され、他方 の主表面には表面不純物濃度が1×10¹¹/cm¹以上の P(リン)を45±10μmの深さにイオン打ち込み法 あるいは次亜塩素酸リンを用いた高不純物濃度のn+型 10 半導体領域3が形成され、一方の主表面から所定の領域 Кр n 接合が露出するよう通常の熱酸化とホトリソグラ フィにより一方の主表面の酸化膜の一部を除去した後、 U01エッチャントで約60μ血エッチングしゅ+型半 導体領域2とn型半導体領域1からなるpn接合が露出 するようにメサ海が設けられ、このメサ部にスクリーン 印刷法によりペースト状の鉛系ガラス(主成分: Pb O, SiOz, Al,O,) を55±10 µ m 遠布し、ガ ラス焼成として酸素雰囲気中で780~850℃、40 分の熱処理をしたガラス被燺5が形成されている。ま た、アノード層となるp+型半導体領域2にはアノード **電極20が、カソード層となるn+ 型半導体領域3には** カソード電極30がそれぞれガラス被膜5が形成された 後に、無電解ニッケルめっきあるいはCF-Ni-Ag 蒸着によりオーミック接触して形成されている。

【0013】100はこのような構成を有するn型半導体領域1. p+型半導体領域2. n+型半導体領域3. アノード電極20、及びカソード電極30、ガラス被膜5からなる半導体ペレットである。

【0014】アノード電極20に第1半田21を介して、第1リード電極となるアノード側リード電極22が接続され、カソード電極30に第2半田31を介して、第2リード電極となるカソード側リード電極32が接続されている。40は半導体ペレット100を完全にモールドするためのエポキシ系の樹脂である。

【0015】図2は本発明の面実装型半導体装置による 第1実施例を示す一方の主表面から見た平面図である。 図中の符号の意味は図1で説明したのと同様であり、こ こでは説明を省略する。アノード電極20、アノード側 リード電極22、カソード側リード電極32、ガラス被 10 度5、さらに第1半導体領域と第2半導体領域からなる pn接合端7を示している。なお、第1リード電極22 の内、アノード電極20のほぼ中央部では、半田を用い たアノード電極20との接続を容易にするため、下に凸 の形状をした箇所を22aで示し、上部に位置する箇所 を22bで示している。

【0018】なお、図2では樹脂40を省略しているが、図2のA-A'部で示した箇所の断面の概略図が図1に相当する。面実装型半導体装置の主pn接合の端部7は4角曲率を有する4角形となっており、ガラス被陸

5の下に位置している。

【0017】次に、図1及び図2に示した構成の面実験型半導体装置の特長について述べる。アノード側リード電極22が負、カソード側電極32が正となる逆パイアス電圧が印加されると、n型半導体領域1とp+型半導体領域2からなるpn接合が逆パイアスされ、空乏層はほとんど不純物濃度の低いn型半導体領域1に拡がる。しかしながら、アノード側リード電極22がn型半導体領域1に対して負の電位を有しているので、この空乏層はアノード側リード電極22の電位による電界効果作用により、特にn型半導体領域1のメサ部、すなわちガラスに接するn型半導体領域表面での拡がりが顕著となる。

【0018】この結果、半導体ペレット端部におけるn 型半導体領域1の角の部分で電界が集中し、耐圧低下や リーク電液が増大する問題があったが、図1及び図2に 示したように、アノード側リード電極22の左側の引出 部22b以外の引出部22bの端部を半導体ペレットの 内側、さらにpn接合端7の内側になるよう形成するこ 20 とにより、上記の電界効果作用による電界集中を極めて 低減でき、さらに引出部22bを金属(M)、ペレット 端部のn型半導体領域 l と引出部 2 2 b の間に介在する 樹脂40とガラス被膜5を絶縁物(I)、 n型半導体領 域Iを半導体(S)としたMIS構造のしきい値電圧V "が定格耐圧BV以上になるよう、引出部22bとヵ型 半導体領域1間の距離を長くすることにより、引出部2 2 b の引出部での電界効果作用による電界集中をも低減 でき、高耐圧かつ低リーク電流を有する面実装型半導体 装置を得ることができた。具体的には、発明者らはガラ 30 ス被膜5として鉛系ガラスを50μm、第1リード電極 とガラス被膜5との面に介在する樹脂40を260μm の厚さとすることにより、上記MIS構造におけるフラ ットバンド電圧は約100Vの値を示し、しきい値電圧 として約420Vの値が得られ、定格耐圧400Vよ り、しきい値電圧の値を大きくすることができ、アノ〜 下側電極22の電界効果による悪影響を受けず、極めて 良好な阻止特性を得るととができた。

【0019】さらに、ガラス被膜5を50μm、上記第1リード電極とガラス被膜5との間に介在する樹脂40を110μmの厚さとすることにより、上記MIS構造におけるフラットパンド電圧は約42Vの値を示し、しきい値電圧として約216Vの値が得られ、同様にしきい値電圧を定格耐圧200Vより大きくでき、極めて良好な阻止特性を得ることができた。

【0020】以上述べたように、アノード側リード電極 引出部22bを金属(M)、ベレット端部のn型半導体 領域1と引出部22bの間に介在する樹脂40とガラス 被膜5を絶縁物(I)、n型半導体領域1を半導体

1に相当する。血美姿型半導体装置の王pn接合の端部 (S)としたMIS構造のしきい値電圧Viが定格耐圧 7は4角曲率を有する4角形となっており、ガラス被膜 50 BV以上になるようにすれば、高附圧かつ低リーク電流 (5)

特開平10-294473

7

を有する面実装型半導体装置を得ることができることを 確認した。

【0021】さらに、上記のアノード側リード電極22 とメサ部のn型半導体領域l表面との距離t,に関して 述べる。アノード側リード電極22の電界効果による悪 影響を受けず、極めて良好な阻止特性を得るためには、 上記の距離も、が上記MIS構造のしきい値電圧V。。が 定格耐圧BV以上になるようにすれば良いが、アノード 側リード電極22と等電位にあるアノード電極20との 電界効果も考慮する必要がある。すなわち、本発明に示 10 したメサ型の半導体装置では、アノード電価20が最も 広くなる可能性としては、表面に露出するp+型半導体 領域2の横方向寸法であり、言い替えればペレット端部 のn型半導体領域1とアノード電極20の横方向の距離 が最も短くなる距離はメサ部の横方向寸法である。本発 明のメサ型半導体装置の構造では、ガラス被膜5の厚 さ、上記樹脂40の厚さがいかなる値を有していても、 アノード電極20の端部と最短距離となるπ型半導体領 域 1 表面の距離は上記メサ部の横方向寸法であるため、 アノード電極20と等電位にあるアノード側リード電極 20 22との電界効果を防止するためには、アノード側リー ド電極22とメサ部のn型半導体領域1表面との距離 t . として、少なくともメサ部の樹方向寸法以上あれば~ 層効果的となることが明らかである。このように、種々 の定格電圧を有する面実装型半導体装置に対して、アノ ード側リード電極22とメサ部のn型半導体領域1表面 との距離t、をメサ部の横方向寸法以上とすることによ り、リーク電流を低減できることを見出した。

【0022】(実施例2)図3.図4はそれぞれ本発明 の面実装半導体装置の第2実施例を示す断面図及び平面 30 図である。図3及び図4において、図1及び図2に示し た符号と同一のものは説明を省略する。なお、図4では 樹脂40を省略しているが、図4のB-B´ 部で示した 箇所の断面の概略図が図3に相当する。図3において、 アノード電極20に第1半田21を介して、アノード側 リード電極22が接続されているが、図1と異なるとと ろはアノード側リード電極22の形状である。すなわ ち、図3に示すようにアノード側リード電極22のほぼ 半導体ペレット100の上部に位置するところで、3つ 位置にあり、半導体ペレットの外周部と重なる箇所で最 も高い位置にあるととである。一方の主表面から見た形 状としては、図4に示したように、アノード電極20の 中央部で最も低い位置にある円形をしたアノード側リー ド電極の部分22a. 半導体ペレットの外周部と重なる 筒所で最も高い位置にあるところをアノード側リード電 極の引出部22b、その中間の水平面の高さを有する箇 所をアノード側リード電極の部分22cとした。この機 造においても、図1及び図2で説明したのと同様の電気

21の軍が少なくてすみ、アノード側リード電極の部分 22a.アノード側リード電極の部分22cとアノード 電極20との接着強度を高めることができる。

【0023】(実施例3)図5は本発明の面実装半導体 装置の第3実施例を示す平面図である。図5において、 図2 に示した符号と同一のものは説明を省略する。図2 では、アノード側リード電極22の左側の引出部22b 以外のアノード側リード電極22の端部を半導体ペレッ トの内側、さらにpn接合端7の内側になるよう形成す ることにより、半導体ベレット端部での電界効果作用に よる電界集中を極めて低減できることを説明したが、本 発明の効果はこれに限られることはなく、 図5 に示した ように、アノード側リード電極22の左側の引出部22 b以外のアノード側リード電極22の端部を半導体ペレ ットの内側となっていても、半導体ペレット端部での電 界効果作用による電界集中を低減することができる。

【0024】(実施例4)図6は本発明の面実装半導体 装置の第4実施例を示す平面図である。 図6において、 図4に示した符号と同一のものは説明を省略する。図4 では、アノード側リード電極22の左側の引出部22b 以外のアノード側リード電極22の端部を半導体ペレッ トの内側、さらにpn接合端7の内側になるよう形成す ることにより、半導体ペレット端部での電界効果作用に よる電界集中を極めて低減でき、アノード電極20の中 央部で最も低い位置にある円形をしたアノード側リード 電極の部分22a,半導体ペレットの外周部と重なる箇 所で最も高い位置にあるととろをアノード側リード電極 22b、その中間の水平面の高さを有する箇所をアノー ド側リード電極22cとすることにより、使用する第1 半田21の量が少なくですみ、アノード側リード電極の 部分22年、アノード側リード電極の部分22日とアノー ド電極20との接着強度を高めるととができるととを説 明したが、本発明の効果はとれに限られることはなく、 図6に示したように、アノード側リード電極22の左側 の引出部22b以外のアノード側リード電極22の端部 を半導体ペレットの内側となっていても、半導体ペレッ ト端部での電界効果作用による電界集中を低減すること ができる。

【0025】(実施例5)図7は本発明の面実装半導体 の水平面を有し、アノード電極20の中央部で最も低い 40 装置の第5実施例を示す段面図である。図7において、 図1に示した符号と同一のものは説明を省略する。図7 において、アノード電極20に第1半田21を介して、 アノード側のアノード側リード電極22が接続されてい るが、図1と異なるところはアノード側リード電価22 の形状である。すなわち、図7に示すようにアノード側 リード電極22の周辺部が半導体ペレット100の外側 に位置しているととである。図1及び図5では、アノー ド側リード電板22の左側の引出部以外のアノード側リ ード電極22の端部を半導体ペレットの内側や、 さらに 的な作用効果が得られるだけでなく、使用する第1半田 50 pn接合端の内側になるよう形成するととにより、半澤

(6)

特開平10-294473

体ペレット端部での電界効果作用による電界集中を極め て低減できるととを説明したが、本発明の効果はこれに 限られることはなく、図7に示すように、アノード側リ ード電極22bを金属(M)、ペレット端部のn型半連 体領域1とアノート側リード電極の引出部221の間に 介在する樹脂40とガラス被膜5を絶縁物(I)、n型 半導体領域1を半導体(S)としたMIS構造のしきい 値電圧Viaが定格耐圧BV以上になるよう、アノード側 リード電極22bとn型半導体領域1間の距離を長くす ることにより、アノード側リード電極22bの引出部で 10 の電界効果作用による電界集中をも低減できることは言 うまでもない。

q

【0026】(実施例6)図8は本発明の面実装半導体 装置の第6実施例を示す段面図である。図8において、 図7に示した符号と同一のものは説明を省略する。図8 において、アノード電極20に第1半田21を介して、 アノード側のリード電極22が接続されているが、図7 と異なるところはアノード側リード電極22の形状であ る。すなわち、図8に示すようにアノード側リード電極 ベレット100の外に向かう方向に、半導体ペレット1 00との間隔が拡がるよう傾斜を有していることであ る。このような傾斜を有するアノード側リード電極22 とすることにより、図7で説明した同様の効果が達成で きる.

【0027】(実施例7)図9は本発明の面実装半導体 装置の第7実施例を示す段面図である。図9において、 図3 に示した符号と同一のものは説明を省略する。図3 において、アノード電極20に第1半田21を介して、 アノード側リード電極22が接続されているが、図3と 30 異なるととろはアノード側リード電極22の形状であ る。すなわち、図9に示すようにアノード側リード電極 22のほぼ半導体ペレット100の上部に位置するとと ろで、3つの水平面を有し、アノード電極20の中央部 で最も低い位置にあり、半導体ペレットの外周部と虫な る箇所で最も高い位置にあることである。さらに、図7 に示したのと同様に、アノード側リード電極22の周辺 部が半導体ペレット100の外側に位置しているととで ある。図1や図3では、アノ〜ド側リード電極22の左 **導体ペレットの内側や、さらにpn接合端の内側になる** よう形成することにより、半導体ペレット端部での電界 効果作用による電界集中を極めて低減できることを説明 したが、本発明の効果はこれに限られることはなく、図 7でも説明したが図9に示すように、アノード側リード 電極22bを金属(M)、ベレット端部のn型半導体領 域1とアノード側リード電極225の間に介在する樹脂 40とガラス被膜5を絶縁物(I)、n型半導体領域1 を半導体(S)としたMIS構造のしきい個電圧V。が 定格耐圧BV以上になるよう、アノード側リード電極2 50

2 b と n 型半導体領域 1 間の距離 t , を長くすることに より、あるいはt,としてメサ部の横方向寸法以上に長 くすることにより、アノード側リード電極22bの引出部 での電界効果作用による電界集中をも低減できることは 言うまでもない。

【0028】 (実施例8) 図10は本発明の面実装半導 体装置の第8実施例を示す段面図である。図10におい て、図1に示した符号と同一のものは説明を省略する。 図1で、本発明による高耐圧、低リーク電流の面実装型 半導体装置の動作の詳細を述べたが、図10では図1に 示した半導体ペレット100を具体的に面実装型に組み 立てた段面構造の概要を示している。半導体ペレット1 00の下部に位置するカソード電極30はカソード側リ ード電極32上に第2半田31を介して接続され、アノ ード側リード電極22は半導体ペレット100の上部に 位置するアノード電極20と第1半田21を介して接続 されている。とのように、半導体ペレット100はアノ ード側リード電極22とカソード側リード電極32との 間に挟まれた構造となっており、半導体ペレット100 22が半導体ペレット100の内側で最も低く、半導体 20 の全てを完全に覆うように樹脂40でモールドされてい

【0029】樹脂40の中にあるカソード側リード電極 32は水平に形成され、樹脂40の外部では、下方に折 り曲げられ樹脂の下部にカソード側リード電極32の先 端が存在するように形成されている。また、樹脂40の 中にあるアノード側リード電極22は、樹脂40の内部 においてカソード側リード電極32が樹脂40の内部に ある水平面と同一の水平面となる箇所を有するように形 成されている。すなわち、アノード側リード電飯22と カソード側リード電極32は同一の水平面で樹脂40か **ら外に出る構造となっている。さらに、アノード側リー** ド電極22はカソード側リード電债32と同様に、樹脂 40の外部では下方に折り曲げられ樹脂の下部にアノー ド側リード電極22の先端が存在するように形成されて いる。とうすることにより、アノード側リード電極22 とカソード側リード電極の樹脂40の外部にある箇所を 同一平面に形成することができる。図10に示した半導 体ペレット100.アノード側リード電極22、及びカ ソード側リード電極32の構成とすることにより、高耐 側の引出部以外のアノード側リード電極22の端部を半 40 圧,低リーク電流、かつ高信頼の面実装型半導体装置を 得るととができる。

> 【0030】図11は本発明の図10に示した第8実施 例を例にとった製造工程図を示す。図11では図10に 示した第8実施例を例にした製造工程のみ示している が、本発明はこれに限らず、図3、図7、図8さらに図 9に示した半導体ベレット100、アノード側リード電極 22、及びカソード側リード電極32の構成を適用でき るととは言うまでもない。図11において、図10に示 した符号と同一のものは説明を省略する。

【0031】まず、図11 (a) に示すように、カソー

(7)

11

ド側リード電極32上に第2半田31を形成し、その上に半導体ペレット100のカソード電極30が位置するように配置し、熱処理をして、カソード側リード電極32とカソード電極30を第2半田31を介して接続する。図11(a)では図示していないが、半導体ペレット100が配置されるカソード側リード電極32上は、第2半田が横方向にずれないように上に凸の円状あるいは角状の形状をしている。

【0032】次に、図11(b)に示すように半導体ペレット100のアノード電極20上に第1半田21を形 10成し、その上にアノード側リード電極22を配置し、無処理をして、アノード側リード電極22とアノード電極20を第1半田21を介して接続する。

【0033】最後に、図11(c)に示すように、半導体ペレット100の全てを完全に覆うように樹脂40でモールドし、樹脂40の外部に出ているアノード側リード電極22とカソード側リード電極32を加工し、樹脂40の下部にそれぞれの先端が位置するように形成する。なお、図示していないが、樹脂40でモールドした後で、樹脂40の外部に出ているアノード側リード電極202とカソード側リード電極32に、半田を形成しておくと、例えば、ブリント基板に半田で接続する場合、接続が容易になる利点がある。

【0036】(実施例11)図14は本発明の面実装型 半導体装置による第11実施例を示す断面図である。図 14において、図12及び図13に示した符号と同一の ものは説明を省略する。図13に示した高不純物濃度の 「図13]本部 のよび図12に示したシリコン酸化膜 6を併合することにより、主pn接合から延びる空乏層 がチップ端部にまで延びることによるリーク電流増大を 50 施例の断面図。

防止でき、ダイシング時にガラスを切らなくてすむので、ガラスのクラックの発生による耐圧不良を低減できる効果がある。さらに、半導体表面の界面準位を低減することが可能となり、半導体表面を流れる表面発生電流

【0037】以上詳述した本発明の各実施例を用いた面 実装型半導体装置及びその製造方法によれば、高耐圧、 低リーク電流、かつ高信頼の面実装型半導体装置を歩留 まり良く製造することができた。

【0038】すなわち、面実装型半導体装置の耐圧は、約800±100Vであり、リーク電流も逆方向印加電圧が400Vで10nA以下となり、極めて阻止特性の優れた面実装型半導体装置及びその製造方法であることを確認した。さらに、高温逆パイアス試験(DC400V、接合温度150°C、時間1000h)を実施したが、リーク電流は初期値の50%増加にとどまり、高信朝性を示すことを確認した。

[0039]

【発明の効果】とのようにして、本発明によれば、高耐 圧でリーク電流が少ない高信頼の面実装型半導体装置が 得られる。

【図面の簡単な説明】

の低減を図るととができる。

【図1】本発明の面実装型半導体装置による第1実施例の断面図。

【図2】本発明の面突装型半導体装置による第1実施例の平面図。

【図3】本発明の面実装型半導体装置による第2 実施例の断面図。

【図4】本発明の面実装型半導体装置による第2 実施例の平面図。

【図5】本発明の面実装型半導体装置による第3 実施例の平面図。

【図6】本発明の面実装型半導体装置による第4 実施例の平面図。

【図7】本発明の面実装型半導体装置による第5 実施例の断面図。

【図8】本発明の面実装型半導体装置による第6実施例の断面図。

【図9】本発明の面実装型半導体装置による第7実施例 の断面図。

【図10】本発明の面実装型半導体装置による第8実施例の断面図。

【図11】本発明の面実装型半導体装置による第8実施例の製造工程図。

【図12】本発明の面実装型半導体装置による第8実施例の断面図。

【図13】本発明の面実装型半導体装置による第10実 施例の断面図。

【図14】本発明の面実装型半導体装置による第11実 0 施例の斯面図 (8)

特別平10-294473

【符号の説明】 l…n型半導体領域、2…p+型半導体領域、3,4…

13


n+型半導体領域、5…ガラス被膜、6…シリコン酸化 膜、7…pn接合端、20…アノード電極、21…第1* *半田、22…アノード側リード電極、30…カソード電 極、31…第2半田、32…カソード側リード電極、4 0…樹脂、100…半導体ペレット。

[図1]

【図3】


【図5】

図 5




[図2]


图 2



[図4]




(9) 特朗平10-294473




KS

特開平10-284473

[図11]




100 27 20 20 20 30 31




[図14]

図 14



[図13]

21 13



フロントページの続き

(72)発明者 松崎 光幸

茨城県日立市辛町三丁目1番1号 株式会 社日立製作所日立工場内 (72)発明者 鶴岡 征男

茨城県日立市幸町三丁目1番1号 株式会

社日立製作所日立工場内

(72)発明者 首野 寒

茨城県日立市弁天町三丁目10番2号 日立

原町電子工業株式会社内

特開平10-294473

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成13年9月28日(2001.9.28)

【公開番号】特開平10-294473 【公開日】平成10年11月4日(1998.11.4) 【年通号数】公開特許公報10-2945 【出願得号】特願平9-100023 【国際特許分類第7版】 HOIL 29/861 【FI】

【手続補正書】

H01L 29/91

【提出日】平成12年12月15日(2000.12.15)

D

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の鑑開

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】一対の主表面を有し、第1導電型の半導体基板となる第1半導体領域の一方の主表面から基板と反対導電型の不純物を拡散して第2半導体領域が形成され、一方の主表面から所定の領域に第1半導体領域と第2半導体領域からなるpn接合が露出するようメサ型に満が設けられ、このメサ部にガラス被膜が形成され、第1半導体領域の他方の主表面から第1半導体領域1より高不純物濃度で同導電型の不純物を拡散して第3半導体領域が形成される半導体基体において、第2半導体領域の露出面に第1電極が形成され、第3半導体領域の露出面に第2電極が形成され、第1電極に半田を介して第1リード電極が接続され、第2電板に半田を介して第2リード電極が接続され、一方の主表面から見た第1リード電極と半導体基体の重なる部分の面積が半導体基体の面積より小さいことを特徴とする面実装型半導体装置。

【記求項2】一対の主表面を有し、第1等電型の半導体基板となる第1半導体領域の一方の主表面から基板と反対導電型の不純物を拡散して第2半導体領域が形成され、一方の主表面から所定の領域に第1半導体領域と第2半導体領域からなるpn接合が露出するようメサ型に構が設けられ、このメサ部にガラス被膜が形成され、第1半導体領域の他方の主表面から第1半導体領域1より高不純物態度で同導電型の不純物を拡散して第3半導体領域が形成される半導体基体において、第2半導体領域の露出面に第1管極が形成され、第3半導体領域の露出面に第1管極が形成され、第3半導体領域の露出面に第2電極が形成され、第1電極に半田を介して第1リード電極が接続され、第2電極に半田を介して第1リード電極が接続され、一方の主表面から見た第1リード

電極と半導体基体のpn接合面の重なる部分の面積が半 導体基体のpn接合面の面積より小さいことを特徴とす る面実装型半導体装置。

【請求項3】一対の主表面を有し、第1導電型の半導体 基板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成さ れ、一方の主表面から所定の領域に第1半導体領域と第 2半導体領域からなるpn接合が露出するようメサ型に **溝が設けられ、とのメサ部にガラス被膜が形成され、第** 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される一方の主表面からみて4角形の形を有 する半導体基体において、第2半導体領域の露出面に第 1電極が形成され、第3半導体領域の露出面に第2電板 が形成され、第1電極に半田を介して第1リード電極が 接続され、第2電極に半田を介して第2リード電極が接 続され、一方の主表面から見た第1リード電極の引出部 と4角形の形を有する半帯体基体の一辺とが重なる部分 以外の3辺において、第1リード電極の外周が半導体基 体の周囲より内部にあることを特徴とする面実装型半導 体装置。

【請求項4】一対の主表面を有し、第1導電型の半導体 基板となる第1半導体領域の一方の主表面から基板と反 対導電型の不純物を拡散して第2半導体領域が形成され、一方の主表面から所定の領域に第1半導体領域が長され、一方の主表面からなるpn接合が露出するようメサ型に 滞が設けられ、とのメサ部にガラス被膜が形成され、第 1半導体領域の他方の主表面から第1半導体領域1より 高不純物濃度で同導電型の不純物を拡散して第3半導体 領域が形成される一方の主表面からみて4角形の形を有 する半導体基体において、第2半導体領域の露出面に第 1電極が形成され、第3半導体領域の露出面に第 1電極が形成され、第3半導体領域の露出面に第 2電極が形成され、第1電極に半田を介して第1リード電極が接 続され、第2電極に半田を介して第2リード電極が接 続され、一方の主表面から見た第1リード電極の引出部 と4角形の形を有する半導体基体の一辺とが重なる部分

特開平10-294473

以外の3辺において、第1リード電極の外層が少なくとも半導体基体のpn接合終端部より内部にある箇所を有することを特徴とする面実装型半導体装置。

【請求項<u>5</u>】第1電極に半田を介して接続される第1リード電極が、第1電極の中央部近傍で、下に凸の円状または角状の形状を有することを特徴とする語求項1~<u>4</u>のいずれかに記載の面実装型半導体装置。

【請求項8】第2電極に半田を介して接続される第2リ

ード電極が、第2電極の中央部近傍で、上に凸の円状または角状の形状を有することを特徴とする請求項1~4 のいずれかに記載の面実装型半導体装置。

【請求項7】第1電極に半田を介して接続される第1リード電極が、第1電極の中央部近傍で最も低く、半導体基体の外周部に向かい半導体基体との間隔が広くなる傾斜を有するととを特徴とする請求項1~4のいずれかに記載の面実装型半導体装置。